- 0 resultaten
laagste prijs: € 95,35, hoogste prijs: € 155,91, gemiddelde prijs: € 127,47
1
bestellen
bij booklooker.de
€ 111,16
bestellen
Gesponsorde link
Pavlov, Andrei Sachdev, Manoj:

CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies - pocketboek

2010, ISBN: 9789048178551

[ED: Softcover], [PU: Springer Netherlands], As technology scales into nano-meter region, design and test of Static Random Access Memories (SRAMs) becomes a highly complex task. Process d… Meer...

Verzendingskosten:Zzgl. Versandkosten., exclusief verzendingskosten buecher.de GmbH & Co. KG
2
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing, Band 40) - Pavlov, Andrei
bestellen
bij Amazon.de (Intern. Bücher)
€ 149,98
verzending: € 0,001
bestellen
Gesponsorde link

Pavlov, Andrei:

CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing, Band 40) - pocketboek

2010, ISBN: 9789048178551

Mitwirkende: Sachdev, Manoj, Springer, Taschenbuch, Auflage: Softcover reprint of hardcover 1st ed. 2008, 212 Seiten, Publiziert: 2010-10-28T00:00:01Z, Produktgruppe: Buch, Hersteller-Nr.… Meer...

Verzendingskosten:Auf Lager. Lieferung von Amazon. (EUR 0.00) Amazon.de
3
bestellen
bij booklooker.de
€ 124,95
verzending: € 0,001
bestellen
Gesponsorde link
Andrei Pavlov Manoj Sachdev:
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies - eerste uitgave

2010

ISBN: 9789048178551

pocketboek

[ED: Kartoniert / Broschiert], [PU: Springer Netherlands], Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Gives a process-aware perspecti… Meer...

Verzendingskosten:Versandkostenfrei, Versand nach Deutschland. (EUR 0.00) Moluna GmbH
4
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies Process-Aware SRAM Design and Test - Sachdev, Manoj; Pavlov, Andrei
bestellen
bij Achtung-Buecher.de
€ 155,91
verzending: € 0,001
bestellen
Gesponsorde link
Sachdev, Manoj; Pavlov, Andrei:
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies Process-Aware SRAM Design and Test - pocketboek

2010, ISBN: 904817855X

gebonden uitgave

Softcover reprint of hardcover 1st ed. 2008 Kartoniert / Broschiert Speichermedien und Peripheriegeräte, Rechnerarchitektur und Logik-Entwurf, DOM; RAM; Transistor; integratedcircuit; s… Meer...

Verzendingskosten:Versandkostenfrei innerhalb der BRD. (EUR 0.00) MARZIES.de Buch- und Medienhandel, 14621 Schönwalde-Glien
5
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies - Andrei Pavlov
bestellen
bij BookDepository.com
€ 95,35
verzending: € 0,001
bestellen
Gesponsorde link
Andrei Pavlov:
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies - pocketboek

ISBN: 9789048178551

Paperback, [PU: Springer], The monograph will be dedicated to SRAM (memory) design and test issues in nano-scaled technologies by adapting the cell design and chip design considerations t… Meer...

Verzendingskosten:Versandkostenfrei. (EUR 0.00)

1Aangezien sommige platformen geen verzendingsvoorwaarden meedelen en deze kunnen afhangen van het land van levering, de aankoopprijs, het gewicht en de grootte van het artikel, een eventueel lidmaatschap van het platform, een rechtstreekse levering door het platform of via een derde aanbieder (Marktplaats), enz., is het mogelijk dat de door euro-boek.nl meegedeelde verzendingskosten niet overeenstemmen met deze van het aanbiedende platform.
Bijzonderheden over het boek
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing, Band 40)

The monograph will be dedicated to SRAM (memory) design and test issues in nano-scaled technologies by adapting the cell design and chip design considerations to the growing process variations with associated test issues. Purpose: provide process-aware solutions for SRAM design and test challenges.

Gedetalleerde informatie over het boek. - CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing, Band 40)


EAN (ISBN-13): 9789048178551
ISBN (ISBN-10): 904817855X
Gebonden uitgave
pocket book
Verschijningsjaar: 2010
Uitgever: Springer
212 Bladzijden
Gewicht: 0,328 kg
Taal: eng/Englisch

Boek bevindt zich in het datenbestand sinds 2011-05-06T21:52:55+02:00 (Amsterdam)
Detailpagina laatst gewijzigd op 2021-11-28T20:31:32+01:00 (Amsterdam)
ISBN/EAN: 9789048178551

ISBN - alternatieve schrijfwijzen:
90-481-7855-X, 978-90-481-7855-1


Gegevens van de uitgever

Auteur: Andrei Pavlov; Manoj Sachdev
Titel: Frontiers in Electronic Testing; CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies - Process-Aware SRAM Design and Test
Uitgeverij: Springer; Springer Netherland
194 Bladzijden
Verschijningsjaar: 2010-10-28
Dordrecht; NL
Gedrukt / Gemaakt in
Gewicht: 0,454 kg
Taal: Engels
160,49 € (DE)
164,99 € (AT)
177,00 CHF (CH)
POD
XVI, 194 p.

BC; Previously published in hardcover; Hardcover, Softcover / Technik/Elektronik, Elektrotechnik, Nachrichtentechnik; Schaltkreise und Komponenten (Bauteile); Verstehen; CMOS; DOM; RAM; SRAM; Transistor; integrated circuit; static-induction transistor; B; Circuits and Systems; Memory Structures; Electronic Circuits and Systems; Computer Memory Structure; Engineering; Computerhardware; BB

Foreword. Preface. Acronyms. 1. INTRODUCTION AND MOTIVATION. 1.1 Motivation. 1.2 SRAM in the Computer Memory Hierarchy. 1.3 Technology Scaling and SRAM Design and Test. 1.4 SRAM test economics. 1.5 SRAM Design and Test Tradeoffs. 1.6 Redundancy. 2. SRAM CIRCUIT DESIGN AND OPERATION. 2.1 Introduction. 2.2 SRAM block structure. 2.3 SRAM cell design. 2.4 Cell layout considerations. 2.5 Sense Amplifier and Bit Line Precharge-Equalization. 2.6 Write Driver. 2.7 Row Address Decoder and Column MUX. 2.8 Address Transition Detector. 2.9 Timing Control Schemes. 2.10 Summary. 3. SRAM CELL STABILITY: DEFINITION, MODELING AND TESTING. 3.1 Introduction. 3.2 Static noise margin of SRAM cells. 3.3 SNM Definitions. 3.4 Analytical expressions for SNM calculations. 3.5 SRAM cell stability sensitivity factors. 3.6 SRAM cell stability fault model. 3.7 SRAM Cell Stability Detection Concept. 3.8 March tests and stability fault detection in SRAMs. 3.9 Summary. 4. TRADITIONAL SRAM FAULT MODELS AND TEST PRACTICES. 4.1 Introduction. 4.2 Traditional fault models. 4.3 Traditional SRAM test practices. 4.4 Summary. 5. TECHNIQUES FOR DETECTION OF SRAM CELLS WITH STABILITY FAULTS. 5.1 Introduction. 5.2 Classification of SRAM cell stability test techniques. 5.3 Passive SRAM Cell Stability Test Techniques. 5.4 Active SRAM Cell Stability Test Techniques. 5.5 Summary. 6. SOFT ERROR IN SRAMs: SOURCES, MECHANISM AND MITIGATION TECHNIQUES. 6.1 Introduction. 6.2 Soft Error Mechanism. 6.3 Sources of Soft Errors. 6.4 Soft Errors and Defects in the Pull-Up Path of a Cell. 6.5 Soft Error Mitigation Techniques. 6.6 Leakage-Reduction Techniques and the SER. 6.7 Summary. References. Index.

< naar Archief...